随着集成电路在人们生活中运用的越来越广泛,集成电路的设计方法也日趋成熟,在芯片工艺尺寸的不断缩小的同时,规模也越来越大。当进入到超大规模集成电路设计阶段,芯片的功耗问题已经成为制约芯片性能和价值的一个重要因素。因此如何在芯片设计过程中做好功耗方面的优化成为现代芯片设计方法学中的一个研究热点。本文在分析了芯片功耗的来源和各个阶段可以采用的低功耗设计方法后,接着以实验室一款经过FPGA验证的音频DSP核为例,在SMIC0.13um的工艺下,使用Synopsys公司的Design Compiler、PTPX和Astro等工具,对这款DSP核进行了低功耗的研究和后端设计。本文主要内容包括:1、从FPGA实现到AISC实现中对设计所做的修改。主要包括使用Memory Compiler生成RAM来代替FPGA中使用的RAM模块、时钟模块的修改和功能仿真验证修改后的代码。2、采用低功耗的方法来进行逻辑综合。主要包括门控时钟的添加和使用DC Topograghpy技术对功耗进行优化,使用PTPX工具对芯片功耗进行准确测试,以及功耗优化的对比。3、使用Astro进行布局布线。主要包括针对时序和布线优化中所出现的一些问题,提出相关的解决方法,最终得到GDS版图文件。由于实验室之前的后端设计一直针对的是对面积和时序方面的优化,本文通过对实验中的低功耗技术的研究,开始了对实验室低功耗技术流程的探索,建立起一个基本的对时序、面积以及功耗的多目标优化后端设计流程。