信息技术带动经济快速发展的同时,也使得人民的生活方式变得更加灵活快捷。尤其在交通领域,人民对快捷灵活可靠的交通管理方式需求越发迫切,智能交通系统应运而生。我国2011年5月颁布的《交通运输“十二五”发展规划》明确提到“将积极引导建设、推广跨省市高速公路联网收费系统和区域联网不停车收费系统(ETC),到“十二五”末,实现全国高速公路电子不停车收费平均覆盖率60%"。专用短程通信协议(DSRC)为智能交通系统提供一个动态的车辆管理平台,是智能交通系统中路侧单元与车载单元通信的重要保证。本课题的工作目的是用硬件描述语言Verilog在XC3S500E芯片上对DSRC协议进行验证。验证的模块包括液晶驱动模块、CRC校验模块、UART模块、ASK调制解调模块、串并转换模块等等。本课题主要完成了协议中的数据链路层、应用层部分的验证,对于物理层的开发没有全部完成。课题主要内容包括：ASN.1抽象描述语言表示通信各阶段,确定数据帧具体数值；典型的自顶向下的设计流程,模块划分、综合测试、联合仿真；ISE搭建软件验证平台,Verilog编写源程序与测试程序,用Isim、Modelsim、 Chipscope多种工具对子模块和系统进行仿真验证；用XC3S500E芯片的开发板、PC、串口连线、JTAG连线等硬件验证子模块和系统的正确性。本篇论文的研究,为DSRC在FPGA上实现提供理论基础、程序基础与设计方法,并且在特定的条件下进行DSRC协议的仿真验证,得到了正确的结果。目前在智能交通领域各商家硬件均选择单片机,而本篇论文为DSRC协议在FPGA上实现进行研究,并得到了正确的结果。提供了另一种更优化的解决办法来提高智能交通DSRC设备的性能,具有一定的创新和实用价值。