随着集成电路工艺关键尺寸的大小不断递减,集成电路现已进入深亚微米的技术阶段,并且不断向前发展。作为集成电路制造工艺中关键的光刻技术更是面临巨大的挑战。这不仅是技术节点跨越的难题,更是需要新工艺平台的生产设备的更新和工艺优化,以满足半导体ULSI的性能和可靠性的提高。由此带来新的课题是,如何尽可能在现有工艺平台的生产设备的条件下,通过对于关键部件的改动和工艺条件的最优化设置,来达到更高要求的工艺要求。对于目前国内以8寸wafer (晶圆)为主流生产线,主要面向0.35μm至0.13μm的技术节点来看,更加是具有现实意义。论文通过对于光刻工艺中的显影工序实验数据分析。研究了显影设备的部件NOZZLE(喷嘴)的变更和对显影步骤的工艺条件的优化。得出了最适应于0.13μm logical的工艺平台的LD显影喷嘴加上double scan显影模式的结论。解决了困扰业界的显影效果和对于表面图形的冲击效应的矛盾问题,从而达到0.35μm光刻工艺平台到0.13μm工艺平台的平滑升级。论文还研究了实现更佳分辨率的常用方法。即相掩膜技术、光学邻近修正技术、偏轴光光刻技术和抗反射涂布技术。分辨率增强技术在保持最佳的显影效果的前提下,明显增加工艺窗口和减小对于设备精度的要求,是0.13μm光刻工艺的关键环节。论文重点给出了这些技术的物理模型和相关的适用范围,有助于国内8寸芯片生产厂商大规模量产产品的工艺优化,同时为12寸的生产厂商进入45nm以下工艺节点的新工艺研发提供参考。论文工作成果已经成功应用于企业的生产实践中。