近几十年来,随着超大规模集成(VLSI)电路技术发展的突飞猛进,半导体芯片上晶体管的密度成指数倍增加,数字集成电路(IC)测试已然成为半导体工业中最大的挑战之一。测试数据量也随之迅猛增长,对自动测试设备(ATE)的存储带来了巨大的压力,延长了测试应用时间,降低了测试质量,增加了测试成本。如何有效地减少测试数据量已成为集成电路测试研究的一个重点问题,本文正是围绕测试数据压缩问题开展的研究。为了进一步提高测试质量和测试压缩率,本文提出了一种基于响应填充和触发器极性取反的FDR压缩方法。首先,采用响应填充技术用上一个测试向量的响应填充测试向量中无关位,增加填充的随机性,保证较高测试质量。其次,将测试向量与上一个测试向量的响应差分处理以增加0的个数。然后,采用触发器极性取反技术更改扫描触发器的极性,进一步增大差分向量集中0的比例,以提高FDR编码的压缩率。最后,用贪心算法对测试集重排序,并用禁忌搜索算法来确定每个扫描触发器的极性,降低测试响应与下一个测试向量之间不同的位数,使得用FDR编码的压缩率最大。在硬件实现上,扫描单元极性取反可以通过其扫描输入端直接连在它前面扫描单元的Q′端实现,没有额外的硬件开销。将响应填充方案应用到FDR压缩编码方法中,提高了测试压缩率和测试质量。本文尝试将响应填充方案应用到改进的FDR方法中,比如EFDR和AFDR,提出了基于响应填充和游程编码的高测试质量压缩方法。首先本文针对EFDR和AFDR编码特点提出了不同的无关位响应填充方案,将测试向量与上一测试向量的测试响应进行差分,用不同无关位填充方式填充X,提高了X填充的随机性,进而提高测试质量。其次,使用最小跳变原则确定测试向量的顺序,增加了测试向量中游程的长度。最后,利用不同的游程编码方法例如EFDR和AFDR等对差分向量集压缩,可以获得更高的测试压缩率。本文对以上提出的两种方法都进行了仿真实验,结果表明两种方案都能取得较好的压缩效果和较高的测试质量。