集成电路技术的迅速发展为通信系统性能的提高提供了坚实的基础。在下一代通信系统中,提高传输速率、增大信号带宽已成为发展趋势。另一方面,随着各种便携式通信设备的广泛使用,尽可能降低通信终端的功耗也成为通信系统设计与设备制造中的重要考虑因素。由于数字通信在现代通信系统中的主导地位,数模转换器(DAC)也成为现代通信系统中一个不可或缺的重要模块。与通信系统的发展趋势相一致,DAC的设计也在朝着高速低功耗的方向发展。在高性能的通信系统中,DAC与模数转换器(ADC)的性能往往成为系统性能的瓶颈,提高高速DAC的性能成为宽带通信系统实现中迫切的需求之一。正是基于这种需求,本论文系统研究了宽带通信系统中高速低功耗DAC的设计问题,并实现了一个高速低功耗DAC芯片的设计、流片与测试。应用于宽带通信系统的高性能高速DAC一般采用电流驱动结构。基于这种结构,本论文详细的分析了DAC中若干关键电路的非理想特性对无杂散动态范围(SFDR)的影响。根据分析与计算的结果,并结合已有的设计,提出了一种新型的电流开关与一种新型的同步锁存器。通过对这两种电路的改进,有效的提高了DAC在高频信号输入条件下的SFDR。本论文还应用了一系列先进的电路设计技术,有效的抑制或消除了集成电路芯片中各种误差对DAC性能的影响,为DAC实现良好性能提供了保证。在本论文的DAC设计中,各个子电路模块的设计均考虑了低功耗的需求。除此之外,本论文还提出了一套完整的电源管理系统,在通信系统不需要DAC工作时,能够使DAC进入待机或停机状态,从而有效降低了其平均功耗。除了完整的讨论DAC芯片的设计与流片工作外,本论文还介绍了DAC的测试方案与测试电路板的设计。论文得到了比较完整的测试结果。测试结果表明,本论文的DAC基本达到设计目标,其性能水平与近几年IEEE学术期刊与会议所发表论文的性能水平相当。