目标跟踪技术在工业流水线监控、吊舱跟踪、公共安全等领域应用广泛,其作为一项以图像理解和视频分析为基础的处理技术,对于机器智能化研究意义重大。目前基于PC端的目标跟踪算法跟踪精度和鲁棒性得到了提高,但存在运行速度慢的缺陷。而在硬件跟踪系统中应用较多的FPGA处理器,虽然依靠自身擅长的并行化运行和高速流水机制能够用于算法加速,但其难以应对复杂跟踪算法中较多的逻辑判别类处理。为此,本文结合ARM处理器的自身优势用来弥补FPGA处理器在跟踪算法完整实现过程中的劣势,研制了一套多功能实时目标跟踪硬件处理系统,可搭配伺服控制系统完成图像数据流采集、信息处理、高速传输和跟踪显示的脱机工作,涉及内容涵盖:(1)综述目标跟踪算法的发展及其在不同硬件平台上的实现现状,确定了本文基于FPGA+ARM的双核心处理器架构。在硬件跟踪系统中,FPGA处理器由于并行度高的特点得到了广泛应用,但其不适用于完成跟踪算法中逻辑判断较多的任务,对此可以利用ARM处理器善于逻辑判别类操作的优势进行弥补。因此,为确保系统在拥有可并行加速硬件基础的同时具备较强的逻辑处理能力,达到实时性高、鲁棒性强的设计目标,本文采用了FPGA+ARM双核心处理器的跟踪系统硬件实现架构。(2)根据已确定的硬件架构,为使系统兼具小体积和易扩展的优点,分别设计处理器底板和集图像采集与显示接口于一体的顶板电路,并完成了处理器之间以CYPRESS的FX3外设控制器为基础的USB3.0高带宽传输通信电路开发与验证工作,单向通信速度近320MB/s,整个功能电路的体积大致为112mm×107mm×30mm。(3)研究适合于FPGA处理器实现的归一化互相关匹配跟踪算法,为解决其模板要求严格问题,提出了结合核化相关滤波算法的模板更新策略。通过相关MATLAB仿真实验,验证了系统8×8匹配模板尺寸的合理性和复杂背景下的强抗干扰性能。经对比发现,本文提出的缩放处理和模板更新机制可以提升原始归一化互相关算法35%左右的运行速度,对于常用的目标直线运动场景,长时间跟踪测得的平均精度高达94.67%。(4)使用Verilog语言独立完成系统算法在FPGA处理器端的相关模块实现和仿真调试任务,设计了一种基于查找表的双三插值实时计算架构。源图像数据流和模块工作时钟频率分别为25MHz、100MHz,场消隐和行消隐间隔分别为91us、10us左右情况下,最大放大倍率可以达到4倍左右。另外推导了适用于硬件计算的归一化互相关公式,基于此提出了16个乘法器并行运算的模块架构,便于系统实时流水操作。经过实际测试,本文研制的跟踪系统具备精度可调的图像自适应倍率缩放、首帧目标框选等交互类操作功能,对于分辨率为752×480,帧率为30Hz甚至更高的可见光相机图像内运动速度小于0.75W pixel/frame(W为目标尺寸)的跟踪目标,可以实时稳定跟踪处理并显示,凸显快速高效的特点,具有较好的理论和现实应用价值。