大规模集成电路的发展是计算机科学和电子科学的基石。数字集成电路是集成电路的重要组成部分，其理论基础是数字逻辑电路。尽管目前普遍使用自动化软件来设计电路，但理论上逻辑优化始终是电路分析与设计中的关键点。集成电路规模越来越大，逻辑优化将面临更艰巨的优化任务，这些变化将给数字逻辑电路的基础理论研究带来挑战。当前人工智能理论和数据科学迅速发展，可尝试将新的理论和方法应用到数字逻辑电路的基础理论研究中。粒计算是新兴起的一个学科，是一种智能计算方法，该理论模拟人类处理复杂不确定、大规模问题的思维方式，从不同层次、不同角度分析、了解、把握事物的本质和内涵，目前已引起了国内外学者的广泛关注。时序逻辑电路是数字逻辑电路重要组成内容，根据电路中是否含有不确定项，将时序逻辑电路分为完全确定时序逻辑电路和非完全确定时序逻辑电路。本文主要研究了粒计算理论以及时序逻辑电路的状态化简问题，尝试将粒计算理论应用到时序逻辑电路状态化简中，论文主要工作如下：首先，总结粒计算、状态化简研究现状，找出粒计算与状态化简之间的衔接点；其次，研究完全确定时序逻辑电路状态化简，在矩阵模型基础上，提出了基于粒计算的化简算法以及该算法的改进算法；再次，研究非完全确定时序逻辑电路状态化简，针对寻找最大相容类、最小覆盖、最小闭覆盖三个求解步骤均提出了相应的算法，完成了状态化简；最后，总结论文主要研究内容，展望状态化简研究的发展方向。