合成孔径雷达(Synthetic Aperture Radar,SAR)是一种高分辨率的微波成像雷达,星载SAR实时成像处理器的研制开发在国防军事上有着重大意义。作为实时成像系统控制核心的主控计算机,其设计实现在整个系统中是至关重要的。本文论述了星载实时成像系统中带容错功能的主控计算机引导程序的设计实现。当今各关键领域中对计算机系统的可靠性要求愈加严格,各种容错技术被广泛的应用。传统的硬件冗余,如三模冗余,混合三模冗余等,仍然是可靠的保证方案。FPGA凭借可定制性好、功耗低、体积小等优点,在航天航空系统中使用越来越广,基于FPGA的容错方案也日益增多。软件容错作为硬件容错的辅助手段,如软件的N模冗余,块恢复等可以在对成本要求严格,时间性要求不高的应用中采用,特别是基于软件的EDAC内存容错方案在星上系统应用中达到了良好的效果。在主控计算机的硬件设计中,采用了两个不同类型的可编程逻辑器件来保证系统的可靠性,反熔丝型CPLD保证系统加电自启动、自检、看门狗和星地链路接口等功能的正确无误,而基于SRAM的FPGA则用于搭建嵌入式系统的平台。在基于Xilinx公司的FPGA试验平台上,实现了一个功能完整的引导程序。此引导程序基于MicroBlaze体系结构,内建了启动测试程序,具有基本完整的中断处理系统,界面良好的Command Shell以及可靠的文件传输手段。引导程序在组织结构上清晰直观,容易添加新的特性和功能。为了减轻主控计算机的内存模块受到的SEU影响,采用了基于软件的EDAC方式对内存进行保护。根据系统的特性,选取(12,8)海明校验码并设计了encode和decode两种基本原语;在基本原语的基础上,扩展出堆栈保护,变量保护以及Scrubber检测程序等EDAC的校验手段来提高系统的可靠性。通过使用软件的故障注入方式对系统的容错特性进行了测试,测试的结果表明对SEU造成的影响具有较好的纠错能力。