在宇宙空间的辐射环境中,航天系统中使用的集成电路会受到各种辐射效应的影响,芯片的抗辐射可靠性也日益被人们所重视。由此,在设计集成电路芯片的时候,在保证电路功能及性能等方面的同时,抗辐射可靠性也是设计环节中必不可少的一环。本文中采用了半定制设计的方法,缩短了设计周期,简化设计流程,利用经过了验证的单元库进行设计可以最大程度的保证芯片对于抗辐射可靠性的要求。输入输出单元库是内核芯片和外部电路连接的桥梁,是非常重要的且设计较为复杂。输入输出单元电路需要为芯片提供足够的输出驱动电流,接受外部输入的信号,同时还要提供泄放电流的路径用来进行ESD防护。随着集成电路的发展,CMOS工艺技术在不断进步。每块芯片中包含的器件的特征尺寸已经缩减至纳米阶段,这使芯片的集成度大幅提高,芯片的可靠性需要不断提升。本文设计的抗辐射加固的输入输出单元库基于0.13um工艺,在制造厂商提供的标准单元库基础上结合抗辐照加固措施,使设计出来的输入输出单元库具有抗辐照能力。本抗辐射加固的输入输出单元库中包含了输入单元、输出单元、电源和地单元以及静电防护单元等。本论文中输入输出单元库中输入单元电路中包含了抗辐射加固的施密特触发器和高-低电压转换模块,并且设计了可控与自动上/下拉的输入单元;输出单元电路包含了低-高电压转换电路和输出驱动级,其中输出驱动级利用了与非门和或非门分别驱动NMOS管和PMOS管,低-高电压转换电路利用了六管,其中包含了两个本征管;电源和地单元及ESD防护单元包含了主次ESD防护结构,GGNMOS管次级防护结构和Power_Clamp主要防护结构。电源和地单元中还包含了上电顺序控制电路,能防止电源上电顺序对于内核电路的影响。对于输入输出单元库的抗辐射加固,本论文采用的是版图加固和电路加固。版图加固是针对总剂量效应,采用的是环形栅NMOS管代替了直栅NMOS管,能有效的抑制漏电流带来的负面影响,能有效的抵抗总剂量效应。同时,在MOS管周围使用了保护环进一步保护器件,能起到防护单粒子闩锁效应的作用。电路加固则是对于组合逻辑门电路和施密特触发器采用抗辐射加固结构,抗辐射加固的六管结构在敏感节点增加加固上/下拉网络和高/低电平误差校正网络,对于单粒子效应能起到有效的防护作用。