论文部分内容阅读
快速傅里叶变换FFT在数字信号处理领域应用非常广泛,其中二维FFT变换在合成孔径雷达、医学成像系统等各类系统上的应用比较普遍。目前FFT变换需要处理的数据量不断加大,数据处理的精度要求不断提高。随着适合这种大规模设计的集成电路水平的不断提高,开发一种可配置的大点数高精度的一维/二维FFT处理器是必要的。本设计采用VLSI技术设计实现了一款功能强大的FFT ASIC芯片,命名为FFT8192 ASIC。FFT8192处理器具有可配置性,可以连续执行不大于8192点的任意点数一维FFT/IFFT变换,也可以连续执行行列数分别不大于8192的任意大小图像的二维FFT/IFFT变换。具体设计工作包括:在Modelsim上完成芯片前端逻辑设计验证后,通过软件与硬件仿真进行计算精度的对比和处理速度的测试,基于SMIC0.18μm工艺和100Mhz时钟频率完成了逻辑综合、可测试性设计、综合后仿真、布局布线、时钟树综合、DRC、LVS、ERC、静态时序分析、后仿真等,证明功能正确,时序满足要求后,生成最终版图并提交流片及封装测试。本文设计的FFT8192 ASIC中二维FFT变换采用行列分解算法,硬件架构采用了耗费资源更少的一维FFT内核的迭代使用,在实现行转置时提出了一种高效的行转置的操作方式,克服了读写效率受外接SDRAM行激活、预充电操作的影响。采用同步串口或I2C总线接口传输命令参数减少了芯片端口的数量,方便其它主设备对芯片进行配置。内部嵌入了自行研制的数字锁相环PLL,可实现时钟的倍频,内部产生的时钟低抖动、相位差小。锁相环控制模块采用占用端口少的UART接收PLL的配置参数,采用连续启动方式自动启动PLL;当外部输入的参数发生变化时,PLL可立即被重新启动或者改变工作模式。FFT8192 ASIC裸片面积9528um x 9528um,采用15.0mmX15.0mm的TFBGA324P型号封装。本设计在北大的ATE设备上测试得到PAD的功耗是90.255mW,芯片内核功耗是889.452mW,模拟功耗是69.822mW,总功耗是1049.529mW,测试向量全部通过,测试的最终的时钟频率是95Mhz。