论文部分内容阅读
随着器件特征尺寸的缩小，传统浮栅存储器将面临漏电增大、可靠性下降的问题。采用离散的量子点作为存储层的存储器，因其低操作电压、低漏电、与传统CMOS制备工艺兼容等特点受到了研究人员的广泛关注。因此，本文从理论和实验两个方面对量子点存储器进行研究。 理论方面，本文由浮栅型存储器电荷输运机制着手，借助Silaco TCAD软件，研究了量子点尺寸、密度及隧穿层和阻挡层材料等因素对存储器特性的影响。仿真结果表明，随着量子点的尺寸和密度增大，存储层电荷存储容量增加，存储窗口增大。隧穿层和阻挡层材料的k值越高，等效EOT的厚度越小，其带隙越小，隧穿电流密度越大，存储器擦写速度越快。然而，为了实现电荷分离存储的优势，量子点的尺寸和密度不能无限增大，此外，隧穿层和阻挡层材料的带隙也会影响存储器的保持特性，因此存储材料的选择需要权衡利弊以实现良好的存储特性。 实验方面，(1)制备了以ZnO为存储介质的Al/HfO2/ZnO/ZrO2/Si结构存储电容。分别研究了1.5nm和2.5nm不同存储层厚度以及500℃、600℃、700℃及800℃四种不同退火温度处理对量子点微观特征和存储电学性能的影响。实验表明，1.5nm ZnO存储层经700℃退火的存储单元具有合适的量子点尺寸(16.2nm×3.2nm)和密度(7.25×1010cm-2)，在±6V编程/擦除电压下获得较大的存储窗口(4.3V)和更小的电荷流失比例(17%)。(2)制备了以InP为存储介质的Al/HfO2/InP/ZrO2/Si结构存储电容。研究了2nmInP存储层在500℃、600℃及700℃三种不同退火温度处理对量子点微观特征和存储电学性能的影响。实验表明，2nm的InP存储层在600℃退火的存储单元获得了合适的量子点尺寸(15.6nm×6.6nm)和更大的密度(5.25×1011cm-2)，在±8V编程/擦除电压下获得更大的存储窗口(4.7V)和更小的电荷流失比例(14.9%)。