相对于JPEG算法,JPEG2000标准算法在处理图像的过程中显出更加优异的性能,而且JPEG2000所含有的低码率压缩,感兴趣区域编码(ROI)以及渐进传输等功能更表现出非常好的特点,在许多领域都有重大应用。但是JPEG2000算法如果用软件实现,由于其高复杂度会严重制约整体的图像处理速度,所以这就要求通过硬件来实现JPEG2000编码器,从而提高整体的编码性能。本文通过深入研究了JPEG2000标准图像压缩算法和数字水印的相关技术,提出了带水印的JPEG2000图像编码器的整体设计架构并进行VLSI实现,同时通过软件成功验证嵌入的水印信息,可以保证图像的安全性。通过分析JPEG2000算法流程中的各个子模块,对9/7离散小波变换进行理论研究,改进基于提升的9/7离散小波变换算法并进行VLSI实现,同时能验证模块的正确性并得出FPGA资源利用率,优化的设计可以在提高时钟频率的情况下减少硬件资源的开销,整体上提高电路的平衡性。EBCOT Tier1算法的硬件开销以及处理时间占整体JPEG2000编码器50%以上,通过对EBCOT Tier1的算法进行改进,对整体架构进行优化,重点对位平面编码部分的算法进行改进,实现的VLSI电路可以极大地提高EBCOT Tier1部分的运算速度,整体提高JPEG2000编码器的吞吐率。本设计在FPGA平台上通过了仿真结果的验证并成功实现了嵌入双水印的安全图像设计,验证结果表明本设计优化并实现了符合JPEG2000标准的图像压缩功能。