从软件无线电思想发展而来的“软件雷达”已经成为雷达接收机设计的指导思想,即在硬件方面构建通用的平台,而在软件方面实现系统的重构和扩展。同时,雷达接收机普遍具有极强的信号处理能力和数据传输能力,满足了雷达信号处理实时性的要求。本文致力于设计具有8路模拟通道处理能力的多通道数字化接收机。接收机系统设计在研究国内外成熟的产品的基础上,采用典型的“漏斗形”架构,使用FPGA+DSP的多处理器并行处理结构。结合接收机的指标要求,给出了关键芯片的选型依据,并详细的论述了接收机硬件电路的设计过程。文中给出了多通道接收机的原理图设计,系统中Virtex-6 FPGA和TS201处理器采用共享总线接口和链路口互连方式,拥有128MB容量的SDRAM存储器,并包含以太网、光纤通信、链路口等高速通信接口。在原理图设计的基础上,完成高速PCB板的叠层设计、布局布线。并利用Cadence公司的信号完整性工具完成关键信号的信号完整性仿真和约束规则生成,为高速PCB布局布线提供依据。本文还介绍了Virtex-6 FPGA内部的16通道数字下变频算法的逻辑设计,给出了基于时分复用思想的8通道数字下变频设计方案。详细描述了下变频中混频器模块、CIC抽取模块、CFIR和PFIR滤波模块的设计,并利用Modelsim完成各模块和整个系统的功能仿真和时序仿真。利用Matlab对处理后数据进行频域分析,并与理想仿真结果对比,验证了系统的正确性。