本文结合国防课题，针对应用惯性导航领域的组合导航系统嵌入式数据处理环境设计了一种基于PC/104总线模块的嵌入式多DSP并行处理系统硬件平台。该硬件平台属于主从分布式多DSP并行处理系统，由PC/104作为系统的主控核心，三组TMS320F206组成各自独立的数据处理回路，采用高速的双口RAM作为PC/104主机和F206 DSP处理模块之间的数据交换通道。具体工作如下：　　 (1)分析了在组合导航领域引入嵌入式多DSP并行处理系统的必要性。组合导航系统中的导航计算机所承担的数字信号信息处理工作量是相当可观的，加之应用在该领域某些场合如弹载等环境下对导航计算机的体积功耗均由严格的要求，同时为了适应将来对高速信息处理的新要求，非常有必要研制一种适合嵌入式环境的导航计算机系统，本文提出了一种采用多DSP并行处理来实现导航信息处理系统的解决方案。　　 (2)对现有的多DSP并行处理系统的结构进行了详细的研究比较，并提出了本论文的解决方案为基于PC/104的嵌入式多DSP并行处理系统。这是一个分布式并行处理系统，采用共享内存的方式来进行并行运算的数据交换，板载三片TMS320F206 DSP并行处理板是系统的数据计算中心，它们通过双口RAM作为共享内存与PC/104总线进行高速数据交换。其中PC/104主机作为系统的主控计算机，它的主要作用有三个方面：1、负责前期数据的采集和预处理；2、负责向三片F206 DSP传送初始计算数据；3、接收三片F206 DSP计算的结果，并将它们存储在外部存储设备中或者送往显示设备。三片F206 DSP主要负责独立的完成各自的计算任务，并实时将计算结果返回PC/104主机。　　 (3)对基于PC/104的嵌入式多DSP并行处理系统硬件平台的设计及工作原理作了深入研究，尤其着重研究组成该硬件平台的各种关键部件和电子元器件的工作原理和设计思想方法，并对在硬件原理设计和多层PCB制板中的相关问题和要点作了简单讨论。　　 (4)提出了针对该硬件平台的测试软件上某些关键程序的编制原理与方法，其中对PC/104主机和F206 DSP的中断通讯原理做了详细介绍，并给出了部分中断服务程序和主程序的C/汇编源代码。