论文部分内容阅读
随着无线通信技术的高速发展,市场对高性能无线通信系统的需求逐渐增加,对射频与通信集成电路设计的要求也越来越重要。因此,进行射频接收电路的研究和设计具有非常重要的现实意义。CMOS工艺的持续进步,CMOS射频集成电路工艺和传统的射频工艺如双极型工艺、GaAs工艺等有了可比性。相对而言,CMOS工艺的高集成度更具优势。如何用CMOS工艺设计高性能的射频模块就成了当前研究的热点问题。同时,为了提高产品的便携性能,LNA也必须兼顾低功耗的实际要求。在LNA设计时,必须遵守模拟电路设计的八边形法则,对这些参数折衷考虑(trade-off)和整体优化处理。低噪声放大器(low noise amplifier,简称LNA)是射频收发机前端的主要部件,其功能主要是对从RF接收机天线或天线滤波器端接收到的微弱信号进行放大以及降频、滤波,得到后端RF相关电路正常工作所需的中频信号。因为它是整个射频接收机电路系统的第一级,因此其增益、噪声、线性度等各项指标直接影响整个电路系统的性能。论文研究了5.6GHz CMOS低噪声放大器的设计方法。从90nm CMOS工艺器件特性入手,研究了CMOS器件的高频特性。并在此基础上详细研究了器件的噪声模型,给出了在功耗和阻抗匹配条件下噪声性能优化的设计方法。因为高品质因子电感是设计性能良好的LNA的基础,本文详细分析了90nm CMOS工艺下集成平面螺旋电感的结构和模型,这是设计高性能RFIC模块的前提。本文完成了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm 1p工艺实现。仿真结果为：在5.6GHz工作频率,电压增益约为18.5dB；噪声系数为1.78dB；增益1dB压缩点为-21.72dBm；输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。仿真结果表明,本文设计的LNA性能良好,是一个成功的设计。