边界扫描技术（JTAG）已在集成电路的可测性设计与故障诊断领域被广泛使用了二十多年，并发挥着重要作用。针对如今测试时需要精简引脚并实现功耗控制；减少测试及调试的时间并支持用户数据传输；更有效地对多个测试TAPC进行控制和扫描等的问题，IEEE于2009年以1149.1标准为基础提出了1149.7测试标准，其在相互兼容的基础上改善并增加了相关功能，如：用户数据传输、两线星型扫描、逃脱序列等。　　本文在深入研究IEEE1149.7标准的基础上，根据标准提出的各项测试功能及要求，设计了能产生边界扫描测试信号的测试控制器。设计采用了自顶向下的模块设计方法，本文将设计划分为：上位机接口模块、电源模块、复位模块、选择逃脱模块、命令模块、串行扫描模块、四线星型扫描模块、高级功能模块、顶层控制模块。根据测试目的，通过顶层控制模块控制相应模块，根据设计的测试流程产生符合标准要求的测试信号。相比以往设计，本设计功能更完善，结构更完整，设计了测试流程并能完整完成目标测试，产生的测试信号符合标准要求。　　设计采用Verilog HDL语言编写，并采用Quatus II仿真平台进行仿真验证。通过分析仿真结果，可以得知控制器的测试流程及产生的测试信号符合标准要求，能够完成相应的测试功能。