随着信号发生器在众多领域的广泛应用，人们对信号发生器提出了越来越高的要求。由于传统信号发生器的缺点，使得直接数字频率合成技术(DDS)应运而生。凭借其自身众多优点，DDS在数字通信系统中得到了广泛应用。作为良好的开发环境，现场可编程门阵列(FPGA)器件具有工作速度快、集成度高、可靠性强和现场可编程等优点，由此设计出来的DDS系统稳定，能满足绝大多数通信系统的使用要求。　　DDS与传统的信号源相比虽然有很多优点，但是其最大的缺点是输出波形有杂散，由此导致输出的信号出现误差。于是，研究信号源产生杂散的根本原因以及减小杂散的方法成为本课题研究的主要内容。　　本文首先介绍的是DDS信号源部分。通过介绍DDS原理，仿真实现了多种波形的输出，并且通过改变频率控制字仿真得到同一波形不同频率的输出。其次，本文介绍了减小杂散的方法。通过重点分析相位截断带来的杂散，模拟了不同位数的截断造成杂散的频谱图。针对这些相位截断的杂散，本文通过加入抖动破坏误差序列的周期性，以及改变DDS中相位累加值的寻址结构两种方法，实现了仿真验证。