基于锁相技术的小数分频频率合成器具有结构简单、性能优良、尺寸小等诸多优势,与整数分频频率合成器相比,它解决了频率合成器中大的鉴相频率与小的频率间隔之间的矛盾,成为频率合成领域中的主流技术。因此,它在GSM、3G、CDMA、WCDMA等无线通信、信号处理领域得到了广泛的应用。小数分频频率合成器内部结构复杂,测试参数众多,部分参数属于射频的参数范畴,如射频输入范围、射频输入灵敏度、相位噪声、杂散噪声等,对测试系统的速度、精度要求特别高,自动化测试难度大、实现成本高。本课题首先研究了基于锁相环的小数分频频率合成器的工作原理,选取ADF4153芯片进行可测性结构分析,重点研究了环路滤波器对锁相环性能输出的影响。在此基础上,提出了电荷泵充放电标称电流、射频输入频率范围及灵敏度、射频带内相位噪声、杂散噪声等主要参数的测试方法,并通过验证证明其可行性。紧接着研究了ATE上测试板的设计特点,完成了小数分频频率合成器的测试板原理图设计、PCB板设计及委外加工生产。通过对测试板进行性能验证,证明了设计方案的可行性。本课题重点研究了通用ATE机台的能力扩展。以Verigy 93000 SOC系统为主控平台,研究了机台与外部仪器设备协同工作的关键技术,形成了小数分频频率合成器的功能测试和参数测试平台。建立起ADF4153芯片的自动化测试流程,并对测试程序进行了验证和数据分析。该平台及方法具有良好的扩展性,在此基础上完成ADF4153、ADF4154、ADF4251等型号小数分频频率合成器的小批量自动化测试。