随着现代工业的迅速发展，各类设备、材料日趋复杂，所要面对的工作环境等也发生了变化，对无损检测提出了许多新的要求。超声相控阵以其独有的特点和优势开始担负起更多地检测任务，逐渐在无损检测领域占据重要地位，成为了研究的热点，这是无损检测发展的一种必然趋势。本文完成了超声相控阵设备的硬件设计，解决了高频收发电路设计中的关键问题，提高了相控阵延时控制的精度，所完成的原理样机在检测实验中取得了成功。研究内容主要包括以下几个方面：学习了声学、超声探伤和相控阵技术的原理知识，研究了超声收发电路设计方式、高速电路设计原则和微弱信号提取方法，确定了以上位计算机、数字控制电路和收发电路三部分组成的研制方案。研究了高速数字逻辑电路设计方法，设计并完成了基于单片低成本FPGA的高精度相控阵控制电路。根据所使用FPGA的自身特性，提出了基于锁相环技术的延时控制电路设计方法。该方法在兼顾集成度的同时，利用50MHz的时钟输入，实现了1ns的延时精度。为实现系统的智能化、高效化，还设计了以NIOS II处理器为核心的嵌入式处理系统，使设备工作参数可被实时重配置。设计完成了16路相控阵收发电路，克服了高压、高频信号所带来的不利影响，实现了对mv级缺陷回波信号的提取。经过多次反复选型、实验和改进，确定了以ISL55110为驱动的超声发射电路，解决了发射电路对高频、高压的需求。二极管桥路被引入到限幅电路中，解决了高频大信号的限幅问题，又保证微弱信号得到良好保存。同时，为了与数字控制电路相适应，收发电路部分的线延时通过布局、线补偿、接口线设计和屏蔽等方式被控制到最小，使高精度延时控制得以实现。完成了具有高精度延时控制能力的16路超声相控阵原理样机，在实际检测实验中成功检测出缺陷，表现良好。