在集成电路工程领域,良率问题源自工艺浮动。工艺浮动会造成器件电学特性浮动,进而影响电路性能指标,最终导致良率问题。随着电路工艺尺寸的下降,工艺浮动造成的相对影响越发增大,加上超低功耗设计趋势等因素的影响,良率问题越发严重。现有的良率分析方法与工具,给电路设计参数的筛选与优化所提供的帮助越来越有限,需要提出新的方法和解决方案来解决问题。针对良率计算、分析、及其驱动电路优化整套流程和系统,本论文提出以下创新与优化:第一,提出构建电路混合性能模型,提升良率分析的效率,并为改进良率优化方法打下基础。混合性能模型能利用较少的电路仿真构建,并替代后续的电路仿真,完成良率分析。具体到模型特征,电路混合性能模型将工艺浮动变量和设计变量同时建模,这为后续的电路优化打下基础;同时,模型采用离线训练方式,即一旦模型搭建完毕,后续良率计算与优化过程可以一直使用模型,而不需要再调用电路仿真对模型进行补充。第二,对混合性能模型的构建,提出两种优化方法。在基本模型构建上,采用弹性网模型建模。在基本模型基础上,针对精度问题,从两个方面提出优化方法,即用迭代建模法,成比例减少性能指标达标线附近区域模型的绝对误差;以及用本地补偿法,对个别失真较大的局部区域进行修补。此外,整个建模流程辅以拉丁超立方采样,以及交叉验证法等方法加以优化。第三,基于混合性能模型,对良率计算和优化方法进行改进,进一步提升计算效率和稳定性。论文在使用重要性采样的蒙特卡洛统计方法基础上,基于混合性能模型特征,主要做了两部分探索:一是探索重要性采样中,变换概率密度函数的生成方案;二是基于混合性能模型的良好表达式,采用数值计算的算法求解规划问题。另外,论文提出以良率驱动电路优化的方法,为电路设计者提供方便直观的设计辅助。通过在SRAM电路单元上的实验,能够验证,本论文提出的进行良率分析和优化的方法论,对于小尺寸、低功耗、近阈值电路设计下更为严苛的良率要求,也能高效稳定地进行良率分析,并指导电路设计优化。