新一代视频编解码标准HEVC (High Efficiency Video Coding)整合了许多先进的视频编解码技术，与前一代视频编解码标准H.264/AVC相比减少了50%的码率。这样的高压缩率使得HEVC成为最适合支持超高清分辨率视频的编解码标准。在HEVC中，运动补偿是计算量最大的模块之一。与H264/AVC中的6抽头滤波器不同，HEVC中使用了8抽头滤波器和4抽头滤波器来进行高精度像素的插值计算。新的滤波器在提高视频压缩性能的同时也大大增加了计算复杂度。因此，需要设计一个高效低开销的硬件结构来实现新的运动补偿模块。本文围绕HEVC运动补偿模块的设计与实现展开，提出了支持多标准的视频编解码芯片高效运动补偿亮度模块设计。首先，本文通过研究HEVC视频编解码标准中的运动补偿模块滤波器的新特性，提出了一种可重构的8抽头滤波器设计，减少了滤波器硬件开销。其次，在此基础上提出了运动补偿模块的最优化流水线结构，缩短了关键路径从而提高系统的工作频率和数据吞吐量。然后，本文分析了并行插值结构中垂直方向滤波器的使用负载问题，讨论了时分复用的可能性，提出了滤波器复用方案来进一步减少并行结构的硬件开销。通过利用以上设计方案，本文所设计的HEVC运动补偿插值模块有效地减少了34%的硬件开销。在342MHz工作频率下能够支持QFHD (3840x2160)@60fps视频解码，硬件实现总门数为46.9k。其次，本文在所设计的HEVC运动补偿模块基础上，提出了多标准运动补偿亮度插值模块的设计来支持HEVC,H.264/AVC和MPEG4三种视频编解码协议。首先，本文提出了多标准滤波器设计，通过共享滤波器中的共同项将HEVC的3种8抽头滤波器, H264/AVC的6抽头滤波器和MPEG4的8抽头滤波器整合在一起,减少了硬件开销。其次，本文提出了可复用寄存器阵列设计，有效地解决了不同标准运动补偿插值的数据传输和存储问题。最后，本文提出了基于Cache的运动补偿模块带宽优化方案，并提出插值顺序重排算法来优化Cache面积。本文用Modelsim6.2结合HM10.0和JM15.1等软件来进行仿真验证，利用TSMC65nm工艺来进行硬件综合。实验结果表明，与各个标准模块单独实现相比，本文所设计的多标准运动补偿亮度插值模块有效地减少了23%的硬件开销，并减少了80%左右的带宽消耗，硬件实现总门数为51.0k。