论文部分内容阅读
标准CMOS工艺的发展，导致器件的特征尺寸不断缩小，这使集成电路的制造成本、电源电压和功耗降低。深亚微米工艺进一步推动了芯片的低压低功耗趋势，尤其是数字集成电路。带隙基准电路是模拟电路系统和数模混合电路统中基本的组成部分，实现带隙基准电路的低压低功耗对集成电路的发展有着重要意义。论文首先分析了带隙基准的性能指标和纳米工艺下基准源设计所面临的挑战，通过对比的低压低功耗带隙基准源电路结构，并结合纳米工艺特点，总结了带隙基准源设计时的主要考虑因素。然后，结合纳米工艺下器件结构阐述了MOS器件的阈值电压以及阈值电压的温度特性，描述了MOS器件的电流电压特性，重点分析了MOS器件的亚阈值导电特性。推导出具有恒定正温度系数的电流源，和具有二阶温度特性的负温度系数电流源。进而得出了基于MOS器件实现二阶温度补偿的基准源电路结构。接着，在65nm工艺下，运用行业专业的模拟集成电路设计软件，基于MOS器件阈值电压特性和亚阈值导电特性设计了的结构新颖带隙基准源电路，同时对所设计的电路进行了仿真。仿真结果显示，输出基准电压为0.5V，在TT工艺角下基准电压的温度系数达到2.3ppm/℃，在各个工艺角下基准电压的温度系数优于40ppm/℃，从基准电压随温度变化的仿真波形可以看出电路实现了二阶温度补偿。基准电路的电源抑制性能在低频时优于-50dB，带隙基准电路的电源电压范围是0.9V~1.5V。最后，相对于传统工艺，分析了纳米工艺下版图设计需要考虑的因素，主要分析纳米工艺下影响电路性能的STI和WPE效应以及解决办法，阐述了低压低功耗带隙基准电路的版图设计。然后对流片后的电路进行了系统的测试，共测试了30颗芯片，测试结果显示，在无修调的情况下，输出基准电压相对典型值0.5V的变化范围是-7.2%~12.6%，在修调范围内。测试了电路的负载修调功能，结果显示电路的负载修调功能正常。基准源的电源抑制性能在低频处达到-40dB，低于仿真指标10dB，基准源的温度系数优于100ppm/℃，从温度系数测试波形可知电路具有二阶温度补偿特性。