伴随着科学技术的发展，集成电路加工工艺不断的进步，集成电路的几何尺寸越来越小，集成度越来越高。但在工艺尺寸不断缩小的同时，无用功耗所占比例也在持续的增加。当工艺技术发展到纳米级后，无用功耗中的漏功耗所占比例越来越高，达到了总功耗的一半以上。低漏功耗设计技术已经成为集成电路设计中亟待解决的突出问题。基于EDA工具的标准单元设计方法，是当前人们最通用的数字集成电路设计的方法，在数字芯片的设计中地位突出。设计出低漏功耗的标准单元是降低芯片能耗的有效手段，具有重要的现实意义。本文通过利用EDA工具探索反相器（CMOS）标准单元的低漏功耗设计方法，找出有效地降低漏功耗的途径，并推广至其它的标准单元设计中。然后，总结出低漏功耗标准单元的设计流程，在中芯国际130nm的工艺技术条件下，设计具有低漏功耗性能的标准单元，并使之能与原单元库中的单元兼容，为整体的集成电路低漏功耗设计打下基础。根据标准单元设计的技术流程，本文的研究工作按以下几个步骤进行：1、根据漏功耗产生原因，对中芯国际130nm单元库中的标准单元的漏能耗进行分析，通过改进电路结构、优化电路尺寸，使漏功耗得到减小；2、按照改进后的设计方法进行低漏功耗单元的版图绘制。严格按照SMIC13工艺规则进行设计，包括标准单元的宽度、高度，以及PIN的位置等等问题；3、进行布局布线库的设计，应用Abstract软件，对标准单元进行物理抽象提取，为后面的自动布局布线做准备；4、进行综合库的提取，使用EDA（NCX、HSPICE）工具进行电路的特征化工作，得到可供进行逻辑综合的综合库；最后的进行一个实例验证，在严格执行原工艺规则的基础上，经我们改进方法后设计的标准单元，有一定程度上的漏功耗下降。