最近几十年里直接数字频率合成技术在理论和实际应用上都得到了突飞猛进的发展,因其具有频率切换时间短、频率分辨率高、相位变换连续、相位噪声低等独特的优点而被广泛应用于雷达通信、电子对抗等军事领域,而目前DDS芯片中相关核心技术被国外一些公司垄断,因此研究自主知识产权的DDS芯片具有广阔的市场前景和军事应用价值。本论文以某研究所的科研项目“专用DDS芯片研究”为依托,通过深入分析目前国外主流DDS芯片的设计思想,针对具体的应用场合,在传统的直接数字频率合成器结构基础上,采用坐标旋转计算机(CORDIC)算法,设计实现了一个DDS软核,该DDS软核的频率切换时间为10ns、频率控制字为48位、相位控制字为14位、幅度控制字为12位、频率分辨率高达3.55×10 ?7Hz、相位分辨率为2π214、同时还可以实现信号的频率调制、相位调制和幅度调制功能,在中芯国际SMIC0.18um标准单元工艺库下进行逻辑综合,结果表明所设计的DDS能够在100MHz时钟频率下工作,综合后的面积约为1.34 mm×1.34mm,门数约为11万门左右。本论文首先讨论了直接数字频率合成技术的发展现状和发展趋势,分析了直接数字频率合成器的工作原理和结构,接着对本设计中的CORDIC算法及其几种VLSI实现结构进行适当的讨论。最后根据数字ASIC设计流程,用verilogHDL对DDS软核中的相位累加器、调相加法器、相/幅转换器和调幅乘法器进行了RTL设计,采用modelsim仿真工具对DDS软核进行了功能仿真,同时在Altera公司的cyclone系列FPGA上进行了硬件验证,并使用DC综合工具将DDS软核综合成门级网表,对关键路径进行了静态时序分析。