测控数字接收机是高速飞行器测控系统中的重要组成,它是飞行器对其有效载荷进行跟踪、测量、监视和控制的基础。在高速飞行器工作环境中,接收的扩频信号微弱且存在较大的多普勒频偏,这给信号的有效接收与处理带来极大难度。为了应对这种挑战,测控数字接收机必须具有在大动态多普勒频偏的环境下迅速实现信号的捕获与跟踪,载波同步与位同步的能力。本文围绕高速飞行器测控数字接收机设计及其工程实现做了如下工作：1.结合课题指标和测控系统其他模块要求,设计了基于FPGA的测控数字接收机的整体架构。2.针对当前接收信号形式和后续信号处理的要求,设计并仿真验证了信号采集、信号检测和信号正交变换模块的可行性。介绍了串行伪码搜索捕获、分段匹配滤波伪码捕获和基于FFT的伪码捕获方法,并比较了他们在大动态多普勒频偏下的性能。结合当前系统硬件条件,采用段匹配滤波可以在大动态多普勒频偏环境下实现伪码捕获；结合FPGA与伪码捕获模块的设计,设计了伪码跟踪模块,实现在信号捕获后对伪码的精确同步；采用FFT辅助的形式,实现了在大动态多普勒频偏下载波同步。3.研究了测控数字接收机的实现方法,完成了数据采集、信号检测、信号正交变换、伪码同步、载波同步和位同步的FPGA实现,并使用Modelsim完成了上述模块的布局布线后仿真。4.与射频前端进行联合调试,并采用在发射端加入载波频偏的方式,模拟了在大动态环境下对接收信号的影响,验证了伪码同步、载波同步和位同步的正确性。