论文部分内容阅读
作为新一代的传输技术，同步数字体系以其具有全球统一的标准接口、灵活的电路调度和网络管理方式、高可靠性的自愈能力、高速率、大容量、低成本等优点，迅速替代准同步数字体系(PDH，Plesiochronous Digital Hierarchy)而成为主要的传送网体制，并且日益向用户接入网方向发展。在SDH中，传输信号的基本构成是155.52Mbit／s的第一级同步传送模块STM-1(Synchronous Transport Module，同步传送模块)，STM-1承载的业务信号的种类和范围非常广泛。N个STM-1可以通过字节间插复用成更高速率的STM-N信号。由于网络经营者不可能全部放弃现存的PDH网，因此，SDH必须可以在PDH环境下使用，即有效的兼容现存的PDH网。为了与现有的PDH网络兼容，SDH网络节点需要提供接入PDH多种速率等级信号的能力，其中2.048Mbit／s支路信号El(Electrical interface signal，电接口信号)作为公用网中基本传输速率接口，应用极为广泛，因此实现2.048Mbit／s支路信号El与STM-1的上插／下分是实现PDH与SDH兼容的重要部分。本论文所研究的内容为El／VC-4复用解复用系统(VC-4为STM-1的净负荷)，它可以支持四路El支路信号复用到VC-4或者从VC-4解复用恢复El信号，这里提到的El信号可以是HDB3(high density bipolar)正负双极性信号也可以是NRZ(Non Retum to Zero)。该系统可用作分插复用器、终端复用器以及双单向环、单单向环。本论文从系统设计的角度介绍了El／VC-4复用解复用系统的整体设计方案，并进行了功能和模块划分。本系统设计采用了当今集成电路设计中所广泛采用的自项向下(Top—Down)的设计方法，用硬件描述语言Verilog对各电路功能模块进行了设计描述。使用Synopsys公司的VCS、Design Compiler对这些电路模块进行了仿真和综合，使用QuartusⅡ仿真工具对这些电路模块功能仿真，并采用ALTERA公司的FPGA(Cyclone系列)EP1C6T144C8器件作为验证平台进行了FPGA验证。