键合丝是芯片封装中不可缺少的基础材料,封装技术的飞速发展提高了对键合丝技术规格的要求。金键合丝是高端封装中的最佳选择,但其价格较高。铜键合丝具有优异导电、导热和机械性能,并且价格低廉,是一种可能替代金键合丝的封装材料。但铜键合丝在封装和服役过程中容易氧化,从而导致其稳定性不足,限制了其在半导体封装的应用范围。采用合金化和表面改性的方法制备铜基复合键合丝是解决铜键合丝易氧化问题的可行办法。合金化需要大量的抗氧化金属熔炼,大量贵金属的加入显著增加了铜基键合丝成本,表面抗氧化金属改性铜基复合键合丝是一种有效的手段。银具有优异的抗氧化性能,表面改性铜银复合键合丝是一种可行办法。目前,工业上采用连续电镀的方法制备铜基复合键合丝,设备控制精密,极大地提高了制备铜基复合键合丝的制备成本。本论文采用先电镀,再拉拔的新方法制备键合丝产品,可以有效降低制备键合丝的成本。但铜基银层形成机制和铜基银镀层协调变形机制决定了铜银复合键合丝的性能,因此在本论文中采用铜板研究电镀银的规律及其与铜基协调变形行为。本文主要是探究镀层的制备工艺以及其结构对于镀层性能的影响。先在铜板上探究镀层的电镀规律,随后对镀银铜板进行轧制实验,对轧制后的样品进行分析测试,得到最佳工艺参数,然后在铜棒上进行电镀,随后进行拉拔,得到成品键合丝。由于键合丝成品的变形后的孔隙率和结构难以表征,我们使用轧制的方法来模拟其拉拔过程中的变形行为,将先前制备的铜板进行轧制,随后对镀层的性能进行了表征测试。主要通过SEM来初步观测镀层形貌,利用电化学测试来表征镀层的孔隙率,通过XRD来计算镀层的取向结构,利用称量计算来表征其沉积速率以及电流效率。研究结果表明,电流密度为0.5~0.8 A/dm~2下制备的镀层,表面较为平整致密,过小的电流密度会使得形核速率远远大于晶体长大速率,无法形成致密的镀层,过大的电流密度会导致镀层烧焦。电镀时间较短的时候,镀层晶粒取向与电镀时间有关,但是当电镀时间增加到60min以后,(220)晶面开始占据主导地位,择优取向均为(220)。适当提高施镀温度会提高镀层的沉积速度和电流效率,但是会导致镀层表面粗糙。通过新方法制备的键合丝表面镀层在经过上百个道次的拉拔过程后基本保持表面良好,但是经过退火之后表面发生团聚。对样品进行梯度退火试验,随着退火温度的升高,材料的断裂强度有着下降的趋势,同时延伸率有着上升的趋势,但是变化范围很小,基本与纯铜线的性能相似。