片上多核体系结构处理器已经是处理器体系结构研究的热点。片上处理器核心数量的增加及处理器核种类的日益丰富,给多核体系结构处理器研究带来了诸多挑战。为此,处理器体系结构研究人员将已经成熟的高性能集群概念借鉴到片上多核体系结构处理器的研究设计中,并提出了片上集群体系结构。硬件验证平台的诸多优点让研究人员对多核处理器系统的模拟有了新的选择,FPGA验证平台的优势使得它在模拟多核处理器时具有较高的灵活性和性能,成为多核体系结构处理器研究理想的模拟验证平台。原型验证系统的搭建涉及到硬件验证平台设计、待验证逻辑设计和测试用例运行,且每个层次都有大量的研究点。待验证逻辑方面,本文基于目前主流片上互连技术设计实现了面向片上集群体系结构的片上网络。设计的片上网络使用到的技术有虫孔路由、虚拟通道、XY维序路由算法等,并技术性的避免了网络中出现死锁。设计的片上网络具有灵活、可扩展和可重用等特点,完全能够胜任片上集群节点间的数据通信。硬件验证平台方面,本文设计实现了面向片上集群体系结构的多FPGA原型验证平台,满足原型系统的逻辑单元容量需求并简化了外设设计。根据片上集群体系结构原型系统的需求及选定的FPGA芯片,分别对验证平台原型电路板的电源分配子系统、时钟分配子系统、配置调试子系统和I/O子系统进行了分析研究和具体的设计实现。然后对PCB设计进行了规划,为生产出满足验证需求的原型电路板提供了良好的支持。经过测试,原型电路板的各芯片及外设都能稳定可靠的工作。