动态功耗和电源电压平方成正比，静态功耗也正比于电源电压。因此，选择较低的电源电压能够极大地降低功耗。但降低电源电压会使电路的延迟时间增加，进而可能导致芯片的时序发生错误，因此在保持正确时序的前提下，提出了多电压技术。多电压技术最基本的实现方式就是把芯片划分为不同电压域，要求高性能的部分分配在高电压域，工作在高电源电压下，而低性能的部分分配在低电压域，工作在低电压下。在一个多电压SoC芯片中，当低电压供电的模块直接驱动较高电压供电的模块时，因电压差较大，会使负载单元PMOS管不能完全关断，造成较大的漏电流而导致明显的漏功耗，严重时甚至会导致芯片不能正常工作。因此，不同电压域之间必须插入电平转换器。本文主要针对面向多电压SoC的电平转换电路IP核的设计进行研究。论文主要分为以下几个部分：1.在一个采用多电压技术的SoC芯片上可能需要大量的电平转换器进行模块之间信号的传输。如果两个模块之间的信号传输使用双电源电压的电平转换器来完成，这样就会占用较多珍贵的布线资源，严重时可能导致布线资源的短缺。本文提出并设计了单电源电压的电平转换器IP核以减少布线的复杂度。2.为了降低插入电平转换器带来的功耗、延迟和面积的开销，采用流水线技术将电平转换器集成到触发器内部，即称为电平转换触发器，电平转换触发器是一种具有电平转换功能的触发器。随着集成电路工艺进入深亚微米阶段，漏功耗在总功耗中所占的比例越来越大，本文利用多阈值技术设计了新的多阈值电平转换脉冲触发器IP核。3.在SoC芯片的设计中，可测性设计技术受到了极大的关注，但是其往往只是在后端设计中被采用，实际上可测性设计技术在芯片的整个设计过程中都非常重要。本文基于扫描电路设计的基础理论，提出并设计了一种带有扫描功能的电平转换扫描触发器IP核。