压缩编码技术对图像处理中大量数据的存储和传输至关重要。传统的静止图像压缩技术，如著名的JPEG标准，在众多新型应用背景下已不能满足对压缩图像质量进一步提高的要求。最新的静止图像压缩标准JPEG2000在编码效率和恢复图像质量上均远优于JPEG标准，今后必将在静止图像压缩领域占据主导地位。因此，JPEG2000的VLSI实现具有重要意义。本文深入研究了JPEG2000标准中位平面编码的硬件实现技术，位平面编码用于对量化的离散小波变换的码块数据进行编码，将产生的上下文和判断输入到算术编码器来完成JPEG2000的核心编码工作。首先，对位平面编码算法进行了分析和C语言验证；其次，给出了具体的VLSI结构来实现位平面编码的三个编码通道(清除编码通道、重要性传播编码通道、幅度细化编码通道)和四种基本编码操作(零编码、符号编码、幅度细化编码、游程长度编码)，并用Verilog HDL编写了相应的模块。最后，对位平面编码器的VLSI结构进行了仿真和综合，在图像验证系统上用逻辑分析仪实际测量的结果与仿真结果一致。该方案在零编码的过程中，按编码规律将小波变换后的四个子带分为两类，同时将整个游程编码变成一个查表的过程，提高编码效率的同时简化了电路结构。该位平面编码器可在50MHz的主频下，完成32×32码块数据的编码，并且可以作为单独的IP核应用于目前正在开发的JPEG2000图像编码芯片中。