随着片上系统(SystemonChip)芯片规模、复杂度和功能的不断增加，验证所花费的时间不断增加，远远超过了设计所需的时间，对验证的投入也越来越多，传统的验证方法已经不能满足项目进度的需求，验证已成为了项目开发的一大瓶颈。面对着验证的巨大压力，验证人员必须突破传统的验证方法采用新的验证技术来提高验证效率，缩短项目开发周期。SystemVerilog(SV)引入了面向对象编程的方法，已逐步成为验证大规模电路的主要使用语言，基于SystemVerilog的VerificationMethodologyManual(VMM)提供了验证方法的指导以及一系列标准库，同时还具有SV语言支持受约束随机测试、自动对比和覆盖率驱动的特性，这些都使得验证环境结构更加简洁和标准化，可以很方便、快捷搭建出可重用的验证环境，使得验证效率有很大提高。本文以无线通信SoC收发芯片为背景，首先对芯片设计和总线结构深入分析，在此基础上制订了验证计划与验证流程，基于VMM验证方法学完成了该SoC验证平台的搭建，同时引入了覆盖率驱动结合断言形式验证的方法，收集代码覆盖率、功能覆盖率和断言覆盖率，最终代码覆盖率99.73%，功能覆盖率100%，断言覆盖率100%，充分保证了验证进度和完备性。验证结果分析表明：该环境层次分明，结构清晰，具有很好的结构性和可重用性，节省设计功能缺陷的调试时间，提高了验证效率，缩短验证周期，加快了项目的开发进程，在整个验证过程中充分体现出了使用VMM验证方法学的优势。