由于本课题中延时电路所处的前后级高压环境，在早期的延时电路中一般直接利用后级高压采用LC延时。这种高压延时电路结构简单、工作可靠，但也存在着不足，即可调试性差、延时精度不易提高、体积较大。 本文介绍了另外一种小型高精度(ns级)低压延时电路，它包括低压数字延时电路，以及低压数字延时电路与前后级高压环境的接口三个模块。 在文中，介绍了低压延时方案的工作原理、后级接口电路中关键元器件VMOSFET和脉冲变压器的选择与设计，并对三个模块的延时精度进行了理论上的分析和计算机仿真验证。 在电路设计过程中，对后级接口电路进行了最优化设计，采用VHDL描述的方式实现了低压数字延时电路模块的设计。 在完成硬件设计的基础上用实验数据证明了低压延时方案的可行性。