随着无线通信的发展,无线通信局域网、蓝牙以及ZigBee等短距离无线标准相继出现和普及,更低功耗和更低成本的芯片作为技术核心显得尤为重要。另一方面,人们对射频收发前端提出了越来越高的要求。频率综合器为收发机提供本振信号,是无线射频收发机中的核心模块。本论文主要是对低功耗低噪声的频率综合器进行研究和设计。随着CMOS集成电路向更大规模、更小尺寸的发展,特征频率力的增大使得CMOS射频电路可达到的频率越来越高,但是另一方面电源电压的降低、漏电流的增大、噪声的增加使噪声和功耗已经成为射频电路设计的关键问题。为了解决这两个问题,首先论文讨论了频率综合器的结构以及性能指标,并对影响锁相环频率综合器的噪声、锁定时间和功耗等因素进行分析,阐述了各个模块对整体系统性能的影响和优化过程。然后,论文分析和设计了系统中的主要电路模块：在分析了压控振荡器的主要结构以及噪声的基础上采用数字控制电容阵列、低通滤波器等技术来优化噪声；其次,深入讨论了高速预分频器的各种结构,采用注入锁定分频器以求在满足足够分频范围(最高可达79%)的情况下,降低分频器的功耗；同时,本文还设计了一种低功耗、高速的电荷泵,并优化其噪声来抑制整个环路的带内噪声；此外,还简要分析了频率自校准技术并设计实现了一款高速高精度的自动频率校准电路。最后,在SMIC 0.13um RF CMO S工艺下,通过对各个模块噪声、功耗以及系统的环路带宽优化,设计实现了一款带频率自校准的整数频率综合器。其频率范围为2.1GHz-2.7GHz,在10KHz、100KHz、1MHz处的相位噪声分别为：-97dBc/Hz、-106dBc/Hz、-113dBc/Hz,总功耗为2.12mA。