论文部分内容阅读
低密度奇偶校验码(LDPC,Low Density Parity Check)是基于稀疏校验矩阵的线性分组码,具有逼近香农限的译码性能。LDPC码的优良性能使其具有良好的应用前景,比如:LDPC码的编码方案己被下一代卫星数字视频广播标准采纳。在我国数字电视地面广播传输系统(DTMB,Digital Terrestrial MediaBroadcasting)中,采用BCH(外码)和LDPC(内码)级联作为信道纠错码。本文就是围绕着DTMB中规定的LDPC码展开译码器的研究。本文首先分析了LDPC码的国内外研究现状,针对译码器复杂度过大的问题,本文作了如下研究工作:(1)本文对LDPC译码算法进行了研究。通过对五种算法译码性能和复杂度分析比较,得出MS(最小和译码算法)和MSPCF(最小和修正因子算法)复杂度较低;而且在同样复杂度的情况下,MSPCF算法比MS算法具有更好的译码性能,因此本文设计的译码器采用MSPCF算法。(2)本文译码器设计是基于DTMB标准的FPGA实现,重点对译码器结构进行了设计,通过对三种不同结构的译码器复杂度分析比较,得出并行结构译码速度快占用资源多、串行结构占用资源少速度慢,而部分并行结构则折中了它们的优缺点,因此本文设计的译码器采取了部分并行结构。(3)对译码器的各个模块进行了设计,通过对校验节点中求最小值模块进行了优化与改进,从而大大降低了译码器的复杂度。(4)在Matlab平台上建立了DTMB标准中三种码率LDPC译码器仿真系统,并进行了迭代次数对译码性能影响的仿真分析,确定了译码器实现时需要的迭代次数。(5)本文对DTMB标准中0.6码率LDPC译码器FPGA实现,采用Verilog硬件描述语言编写,在Altera公司的QuartusⅡ软件上进行了综合仿真,得出译码器占用资源为14,618个LEs和最高工作频率可达73.19MHz。本文设计的DTMB标准中译码器,在保证良好的译码性能和译码速度的前提下,大大降低了译码器系统的复杂度,达到设计目标,为LDPC译码器应用奠定了良好的基础。