论文部分内容阅读
作为数字和模拟连接桥梁的模数转换器(ADC)是无线数字通信系统接收机前端的关键模块,其指标与性能要求越来越高。流水线ADC因其在分辨率、采样率、功耗以及面积等指标中能够取得满意的折中,广泛应用在宽带数字通信系统中。随着先进半导体制造技术的发展,晶体管的特征尺寸与电源电压呈不断下降的趋势,器件的小尺寸效应更加突出,流水线ADC架构方案优势明显降低。SAR ADC的优势越来越明显,高速SAR ADC开始向宽带通信应用领域扩展,并逐渐显示出更广阔的前景。本文基于SMIC 55nm CMOS工艺完成了12Bit 100MS/s SAR ADC设计。电路基本模块包括:栅压自举开关、Sub DAC电容阵列、比较器电路、时序控制电路、参考电压产生电路。本文提出了一种Sub DAC跟踪电路,能够产生Sub DAC电容阵列信号建立完全的标志信号,配合异步时序最终实现了完全自定时SAR ADC设计。为了实现SAR ADC在不同采样率下能够更具能效,设计了一种新型的能够跟随空闲时间进行功耗调节的参考电压产生电路,用于实现SAR ADC在不同采样率下功耗可重构。基于以上设计,对完全自定时SAR ADC整体电路进行了仿真,并绘制了芯片版图,最后给出了后仿真结果。电路仿真结果显示,当输入信号采用正弦波,电源电压1.2V,采样率为100MS/s时,本设计的SAR ADC整体电路的SFDR为80.7dB,SNR为72.3dB,SNDR为71.6dB,ENOB为11.6Bit。功耗自调节参考电压产生电路能够跟随空闲时间进行功耗调节。