基于FPGA的SD UHS-II卡控制器设计与实现

来源 :武汉理工大学 | 被引量 : 0次 | 上传用户:qxd986319
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
SD存储卡被广泛应用在数码产品上,是主要的存储卡标准。SD卡主控制器是SD卡工作所必须的部分,广泛集成在移动多媒体设备中。SD卡不断更新换代,SD卡主控产品也随之更新。对SD卡主控制器的研究具有很高应用价值。本文设计实现的SD卡主控制器基于FPGA,遵从SD4.0标准规范支持高速UHS-II卡,满足高清数码领域的高速传输的要求。并可以经IC后端部门整合为SD卡控制芯片,投入市场应用。  本文首先研究了最新SD卡有关协议标准和SD卡主控制器有关协议,划分了SD卡主控制器的整体结构和各模块的功能,主要设计其中的SD控制模块,时钟控制模块和采样时钟选择模块,并做功能仿真,逻辑综合。最后对整体设计在FPGA开发板上做测试和验证。  SD控制模块是主控制器与SD卡之间的通信接口,控制命令与响应传输和数据传输。设计合理的状态机实现主控制器与SD卡的信息通信和数据传输功能。使用CRC校验的方法确保可靠的命令和数据信号传输。时钟控制模块提供SD主控制器和SD卡工作所需要的时钟。使用DCM提供可变的时钟信号,并且利用可动态配置的优点,提供灵活可变的时钟频率,实现工作模式的动态调整。SD卡工作在高速模式时,为正确采样到数据,需找到最佳采样时钟相位。通过设计采样时钟调谐模块和合理的状态机,对覆盖时钟间隔的一系列不同相位采样时钟进行测试,最终找出最佳采样时钟。最后进行整体设计的板上验证调试,验证了基本应用场景的功能和不同工作模式的读写性能。  本文最终设计实现的SD卡控制器支持各种新旧标准的SD卡。对东芝UHS-II工程样卡的读写速度分别可达258MB/s,231MB/s。对普通SD卡的读写速度也符合要求。本文的研究工作是在武汉凹凸电子有限公司开展的,属于商业项目的一部分,该项目已有相关产品问世。
其他文献
因特网的无尺度特性已得到广泛认知,具有幂律度分布的无尺度网络呈现出多星式弱层次结构。对这种网络拓扑的建模已取得很大进展,但现有的可视化工具对这种层次结构的反应并不理
图像压缩编码分为有损压缩编码和无损压缩编码。压缩后图像占用空间小,图像的传输速度获得提高。其中离散余弦变换(DCT)具有实现简单的优点且和小波变换有相似之处。因此,研究
目前,随着移动通信技术的发展,用户对高速移动数据业务及多媒体业务的需求越来越迫切,这些业务对于无线链路传输能力和网络组成形式提出了新的要求。OFDM技术及其良好的频谱
随着互联网络的深入发展,传统的客户/服务器网络(C/S)模式越来越难以应对各种挑战,对等网络(P2P)模式日益成为下一代互联网的标准,目前对P2P网络的研究越来越热,我们也进行了一定
学位
呼叫接纳控制是通信系统资源管理的一个重要功能实体,用以改善无线移动用户数目的剧增与有限的无线频谱资源之间的矛盾。微蜂窝/微微蜂窝小区的引入,用户越区切换现象频繁发生,
随着3G、WiMAX网络的兴起,全球IPv6网络的大规模建设,互联网呈现宽带化、无线化和移动化。接入技术的不断进步,促使网络相互移动和嵌套,而以前针对网络移动性的终端解决方案,在新
随着移动互联网的快速发展,智能移动终端已经成为人们生活和工作中必不可少的工具。目前,Android已经成为移动终端的主流操作系统。移动互联网规模的发展与Android的份额增长相
移动通信面临用户数量急剧增加,移动业务逐步走向多元化,用户对服务质量的要求不断提高,如何更有效地管理和使用无线资源已成为运营商最为关心的问题之一。如何在恶劣的无线