由于时钟抖动和偏斜阻碍了并行传输频率的进一步提高,串行传输方式逐渐成为深亚微米下高速数据传输系统的主要数据传输方式,而目前我国对于高速串行信号传输技术研究还很不成熟,本论文针对高速串行信号传输技术的支撑技术—高速接口电路展开研究。本文在对高速信号传输理论深入研究的基础上,设计实现了两种类型的面向PCI Express应用的、频率达1.25GHz的高速串行收发器—LVDS和CML。最终完成了基于标准0.13um CMOS工艺的版图设计,版图的Hspice模拟结果表明,两款收发器均能够很好地满足PCI Express的2.5Gbps传输率及其它要求。本文在LVDS和CML高速接口电路设计中的创新之处和解决的技术难点如下:1.提出了预放大器、电流选择模块、主比较器三级电路相结合的新型LVDS接收器结构,这种结构使接收器具有更高的灵敏度;2.优化了共模反馈电路模块,从而使LVDS发送器在高频下有稳定的输出共模电压,版图模拟显示LVDS发送器输出共模电压与参考共模电压的偏离不超过20mv;3.优化并设计了高精度参考基准电压源,该基准源在工艺、电压、温度同时拉偏的情况下,输出电压变化不超过3mv;4.使用预加重和均衡技术优化了CML收发器,有效地保证了高速串行信号经过长距离传输后的可识别性。