论文部分内容阅读
本文简单介绍了相干声学编码的处理过程，重点探讨了DTS硬件解码器的实现。国外的DTS硬件解码器大都是基于DSP结构的。本论文尝试采用FPGA来实现。参考已有的硬件解码器，本论文提出了一个基于FPGA的、最基本的DTS解码器结构，将整个DTS的解码过程分成干个模块来完成。论文详细说明了各个模块的解码流程，讨论了一些模块的多种解决方案，并提出了快速取位运算和Huffman解码的方案。整个设计代码用Verilog编写，并通过了Modelsim的仿真。由于条件的限制，本论文提出的DTS解码器未能进行硬件的仿真。论文还介绍了运用FPGA进行开发设计的流程和本论文进行软件仿真的策略及部分结果。