伴随着深亚微米集成电路技术、工艺和集成度的迅速发展，芯片的功耗也在不断增加，在芯片的设计过程中，提高芯片的性能而不增加芯片的功耗已经成为设计师追求的主要目标。因此，低功耗设计变得非常重要。本论文主要从三个方面阐述基于64位RISC微处理器芯片的低功耗设计和后端设计。　　 首先，介绍了功耗的组成部分和产生原理，并详细阐述了微处理器芯片在逻辑综合阶段所采用的低功耗优化策略：门控时钟、操作数隔离和门级功率优化。并对各个方法进行了功耗仿真对比，使功耗优化了23.05％。　　 其次，介绍了微处理器芯片的后端实现过程，详细阐述了微处理器芯片基于SMIC130nmLogic工艺的布局规划，电源规划，时钟树综合，布线，可制造性设计等流程的设计过程；并混合使用两种阈值的标准单元库，对版图级的功耗进行优化。　　 最后，介绍了微处理器芯片的后端验证，包括芯片功能级的形式验证，静态时序分析，版图设计规则检查和版图一致性检查等方面的验证过程。64位RISC微处理器基于SMIC130nmLogic工艺，工作频率250MHZ，电路规模等效89万标准与非门(NAND2)，存储器容量为210KB，芯片面积为2.5mm*2.5mm，功耗339mw，达到了预期的设计目标。