数字下变频(DDC:Digital Down Convert)是将中频信号数字下变频至零中频且使信号速率降至适宜通用DSP器件处理速率的技术。实现这种功能的数字下变频器是软件无线电的核心部分,它工作在AD之后,是软件无线电中把信号数字化的关键环节。经过数字下变频处理,中频信号被下变频至软件可以处理的零中频,是实现用软件来完成原来需要硬件完成的工作的关键。本论文就高性能数字下变频器的理论及实现都作了较深入的探讨,主要内容如下:1、基于多速率信号处理理论讨论了数字下变频的原理,给出了数字下变频器的常用结构,并基于本论文在FPGA中实现的结构详细讨论了数字下变频的工作原理;2、详细讨论了本论文实现的数字下变频系统中主要的几种算法,分别为:CORDIC算法、CIC滤波器、半带滤波器、分布式算法;3、将本论文实现的数字下变频器按功能模块划分,详细讨论了主要的数字下变频算法在各个模块中的应用及各个模块的实现;4、针对数字下变频的FPGA实现,详细讨论了验证及测试的方法,并给出了验证结果。论文作者和其所在课题组的成员共同在Altera的FPGA EP1S40F1020C5中实现了性能优异的单通道数字下变频器,达到了良好的下变频效果。