论文部分内容阅读
随着集成电路制造工艺节点的不断推进,片上集成度持续提高。当集成电路工艺制程进入到深亚微米节点后,一颗芯片上可集成上亿个门级逻辑单元,这带来了功耗密度和总功耗增加的问题。芯片功耗增加会导致产品的可靠性降低、封装散热成本增大,也会使得电池供电的便携设备使用寿命降低。在集成电路设计中,功耗成为与面积、性能并列的三大因素之一。随着电子产品的应用越来越广泛,可实现的功能越来越多,电子产品的总耗能随之不断攀升。因此,集成电路的低功耗设计具有必要的研究价值和实际意义。本论文介绍了低功耗技术的研究背景、意义,以及低功耗技术研究现状。通过对CMOS集成电路的功耗来源进行分析,以此得出降低功耗的基本途径。通过对常用低功耗设计技术进行研究,以选择适合于特定应用的低功耗设计方案。本论文针对一个具体MCU项目,分别采用了两种技术方案以降低芯片的动态功耗和静态功耗。基于门控时钟技术设计出便于移植的时钟复位管理模块CRCTRL,能够有效降低模块的动态功耗。该模块不仅适用于本论文中的MCU系统,还可以在不做较大修改的情况下,移植到其他以Cortex-M为内核的系统架构中。采用基于UPF实现的多电压供电和电源门控技术,设计出适合于MCU系统的电源管理方案,该方案能够实现对指定电源域的上电和掉电控制,从而显著降低局部模块或整个MCU系统的总功耗。在两种技术方案中,由于分别增加了时钟复位控制模块CRCTRL(第一种方案)、电源管理控制模块spi_pwctrl和PMU33及与电源管理相关的特殊模块(第二种方案),因此增加了MCU芯片的面积。采用CRCTRL模块实现的MCU芯片在面积增加4.7%的前提下,SPI模块的动态功耗下降了5.4%；该方案适用于对待机时间要求较短的应用场景。采用基于UPF的电源管理方案实现的MCU芯片,在面积增加9.7%的情况下,系统的静态功耗可降低高达25%,总功耗可降低高达99%；该方案适用于MCU系统待机时间较长时的应用场景,因为MCU系统工作模式的切换会耗费更长的时间。在集成电路的低功耗设计过程中,具体采用哪种低功耗技术需要结合芯片的应用场景、性能需求、面积和功耗限制等条件综合考虑,选择合适的低功耗技术。