基于神经网络的方法相对于传统的方法而言,其表现性能通常远超同领域的传统算法,在许多领域已取得实质性应用,如:语音识别、目标检测、目标分割等。但是基于神经网络方法的计算量通常十分庞大,这限制了神经网络的方法在嵌入式场景,如:VR/AR、手机、智能安防、自动驾驶等的应用。为了解决这一问题,本文旨在探究一种工程上可行的、面向嵌入1式平台的卷积神经网络的部署方案,并以FPGA(现场可编程逻辑门阵列)为原型验证,为搭建基于FPGA的卷积神经网络加速器提供系统级的支持。本文以YOLO算法为代表总结了卷积网络的计算特性,并分析了卷积网络算法使用FPGA实现的可并行性;考虑到FPGA计算过程需要使用定点计算,与现有网络的浮点运算过程相冲突,因此改进了一种卷积网络的整型量化方法,该方法使用统计的极值动态量化网络的输入、输出以及权重,保证了网络前向推导采用全整型计算,解决了FPGA上数值计算冲突的问题。值得一提的是,本文改进的卷积网络量化方法,简化了卷积网络前向推理的计算的同时,可以保证网络的精度损失低于2%。而后,基于HLS(高层次综合)设计了YOLO算法的硬件加速架构,该系统架构包括两个部分:可编程逻辑实现卷积网络前向的并行计算、ARM实现数据调度;之后,本文基于Xilinx ZC706评估开发板设计了一个通用算法验证平台,对本文设计的YOLO算法的并行加速架构进行了功能验证和系统验证。本文设计的YOLO算法的硬件加速架构,相比于CPU可提速19倍。最后,分析了本文改进的网络量化方法的性能,并对比了量化前后的网络性能的损失。同时,展示了硬件实现的资源使用情况,也对比、分析了YOLO算法在FPGA上实现的性能。在文末,指出了本文存在的不足之处和进一步研究的方向。