氮化物宽禁带半导体量子阱、量子点杂质态的电子特性研究

来源 :郑州大学 | 被引量 : 0次 | 上传用户:LEAMI
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
宽禁带半导体材料氮化镓基异质结构由于其在光电子器件,特别是高清亮的蓝/绿发光二极管和激光二极管等方面的广泛应用,已经受到人们的广泛关注。对低维宽禁带半导体材料的研究不但在理论上有重要意义,而且可以为半导体器件的设计提供新思路和指导。  本文在有效质量近似的理论框架下,采用变分法理论上研究了纤锌矿GaN/AlGaN量子阱/纤锌矿InGaN阶梯量子阱/闪锌矿InGaN阶梯量子阱中类氢施主杂质态的性质和闪锌矿InGaN/GaN量子点中受主杂质态的性质。  本论文首先简要介绍了半导体材料以及量子阱和量子点的有关知识,同时也展现了GaN基量子结构中杂质态的研究现状。接着介绍了Ⅲ-Ⅴ族氮化物,讨论了GaN基化合物的有关性质。并详细地分析了纤锌矿结构材料中存在的应变和极化现象,以及由自发极化和压电极化所引起的强内建电场。随后给出了纤锌矿GaN/AlGaN应变量子阱中和闪锌矿InGaN/GaN量子点中的杂质态理论模型。最后列出了论文中具体的数值计算结果,并且给出了合理的物理解释。  基于有效质量近似,考虑了由于自发极化和压电极化所产生的强内建电场,采用类氢型的试探波函数,使用变分法研究了垒宽对纤锌矿GaN/AlGaN量子阱中类氢杂质施主束缚能的影响。计算结果表明:在纤锌矿GaN/AlGaN量子阱中,随着势垒宽度的增大,阱层中内建电场的强度增大接着保持常数。此外,对于任何杂质位置,量子阱中的势垒宽度较大时施主束缚能对垒宽的变化是不敏感的。纤锌矿GaN/AlGaN量子阱中阱层中内建电场和位于生长方向任何位置的类氢杂质的施主束缚能在较小的垒宽(≤8nm)时都明显地依赖于势垒宽度。可是,纤锌矿GaN/AlGaN量子阱中阱层中内建电场和位于生长方向任何位置的类氢杂质的施主束缚能在较大的势垒宽度(≥8nm)时对于势垒宽度都是不敏感的。并且,当Al含量增大时,对量子阱右边的杂质施主束缚能增大,然而,对量子阱中间和左边的杂质施主束缚能有较小的减少。而且,位于量子阱右端的杂质在势垒宽度较大(≥8nm)时,杂质施主束缚能对于任何阱宽和Al含量都是不依赖于势垒宽度的。  接着,我们对纤锌矿In0.2Ga0.8N/IyGa1-yN阶梯量子阱中的施主杂质态进行研究,其主要结论为:施主束缚能随着杂质位置的变化有一个最大值,并且最大值位置位于纤锌矿In0.2Ga0.8N/InyGa1-yN阶梯量子阱中的InyGa1-yN阱层中。  我们计算了纤锌矿In0.2Ga0.8N/InyGa1-yN对称和非对称阶梯量子阱中激子束缚能、电子-空穴复合率和发射波长随结构参数的变化规律。数值计算结果表明激子态和光学特性高度依赖于结构参数,如阱宽和铟含量y。  使用特定的闪锌矿InGaN/GaN阶梯量子阱的例子,理论上研究了外加电场和阶梯势垒对半导体量子阱中的类氢杂质态的影响。主要结论为:电子和杂质的状态高度地依赖于阶梯量子阱中的外加电场和阶梯势垒。相对于阶梯势垒层,沿-z方向的外加电场对(位于任何位置的)杂质的施主束缚能具有更显著地影响。  为了研究外电场对闪锌矿InGaN/GaN量子点中受主杂质态的影响,本文在有效质量近似下,采用两个参量高斯型的试探波函数,运用变分法研究了量子点点高、杂质位置和外电场对受主杂质束缚能的影响。对所得数值结果进行详细的分析和讨论之后,得到如下结论:受主束缚能高度依赖于外电场、杂质位置和量子尺寸。外电场还导致受主束缚能对量子点中心的不对称分布。而且,在外电场存在的情况下,当杂质位于闪锌矿In0.1Ga0.9N/GaN量子点的左边时,对于较大的点高(H≥6nm),受主束缚能对点高是不敏感的。特别地,位于闪锌矿In0.1Ga0.9N/GaN量子点左端的杂质的受主束缚能,当外加电场F≥350kV/cm时,对不同的点高是完全相同的。这个结果在技术上是有用的,因为它是调控一些(在外电场存在的情况下)与杂质相关的特性的出发点。
其他文献
作为宽带隙半导体纳米材料,ZnO具有成本低,制备工艺简单以及可控性生长等优点,在光电器件中具有广阔的应用价值。但是由于纳米材料本身具有分散性差,易于团聚,从而较难控制其发光
在科技飞速发展的今天,人们对未知世界的渴求越来越强烈,在探索科学技术的同时,决定着科技发展程度的一定是人们对它的认识能力。测量能力就是其中的一种,利用光学测量方法,
本论文主要研究了双钙钛矿氧化物A2MnMoO6(A=Ba,Sr, Ca)及掺Ga体系Sr2Mn1-xGaxMoO6(x=0,0.1,0.2,0.3)的晶体结构、原子占位和磁性,初步探讨了样品晶体结构和磁性之间的内在关系: 
随着集成电路向高集成度、高运算速度发展,为了降低由于信号传输延迟、串扰以及介电损失而导致的电路功耗增加,以由传统的热生长法制备的二氧化硅薄膜作为金属互连线间的绝缘