随着VLSI超大规模集成电路工艺的进一步迅猛发展,现今的数字电路系统中,越来越广泛的采用诸如PGA、BGA等高密度封装的新型器件,由此PCB板上各器件之间的线路间距越来越小,同样,数字系统中的可以用作给芯片提供测试的节点引脚的间距也越来越细密,这样就使传统的基于探针的测试方法遭遇瓶颈。但是,IEEE1149.1标准,也即JTAG规范规定的边界扫描测试技术的问世,使电路板测试技术出现了重大变革。而在集成电路的可重用设计方法中,IP核,全称知识产权核(Intellectual Property core)的出现,更使得新型测试方式的实现成为了可能。本文研究的主要内容是在原有的FPGA对于IP核的可重配特性基础上综合入JTAG协议通讯,开发出一套可以通过USB电缆,利用JTAG通讯协议通道来链接PC机用户界面和FPGA中的IP核,实现PC端可以检测并自动识别已例化的IP核以及其具体的IP类型和功能,然后利用客户端通过操作UI界面来读取FPGA中任意寄存器和端口的值以及给其赋值的目的。PC端的UI界面主要包括服务端和客户端两部分。服务端处于整个设计的中间环节,起到数据中端收发的作用,是客户端和FPGA的中心纽带,用户不可见;客户端主要功能是提供了友好交互界面,可以让开发者通过图形界面直观的操作FPGA和检测相关寄存器及端口的数值。最底层的是一个基于JTAG协议支持参数化可重复例化的IP核,目前实现的功能包括并行输入、并行输出和频率可控的PWM波形产生。本文首先从系统的设计背景和实际意义出发,深入的解析本系统对于FPGA调试所起到的便利快捷的作用。而后从原理入手,逐步解析设计的原理,模块设计思想,整体架构等。再对各部分之间的通讯手段及协议进行详细说明,最后对于设计做出总结和讨论,发现设计的不足之处,并指出下一步工作的研究方向。