论文部分内容阅读
CZT面元像素阵列核辐射探测器用于核辐射成像,是一种被动式核成像概念,是目前国内外CZT成像研究领域的热点。课题针对CZT面元像素阵列核辐射探测器的单个像素探测到的核辐射信号,基于GSMC 0.18μm,电源电压1.8V工艺模型,对其CMOS模拟读出电路及其与模数转换器(ADC)相结合的关键技术进行了研究,为CZT面元像素阵列核辐射探测器信号处理电路的单芯片集成以及设备的小型化、便携化打下基础。首先,以CZT面元像素核辐射探测器为研究对象,分析了其工作原理,根据大量文献中CZT面元像素核辐射探测器探测到的核辐射信号特性,建立了对CZT面元像素核辐射探测器感生电荷进行积分的电学模型。其次,采用前置放大电路结构对CZT面元像素核辐射探测器感生电荷积分信号进行预放大。设计带通滤波电路和比例放大电路,对前置放大电路的输出信号进行滤波、降噪和放大。对整个模拟电路进行了Spectre模拟仿真。然后,采用了一种适合CZT面元像素核辐射探测器读出电路的中高速、8 bit、低功耗ADC——流水线型(Pipeline)ADC,把读出电路的模拟信号转换成数字信号,以便后续信号处理器(如CPU、MCU、DSP等)对CZT面元像素阵列核辐射探测器探测到的核辐射信号进行相应处理,还原成核辐射图像。流水线型ADC采用了高4位Flash结构和低4位三级流水线相结合的结构,避免了Flash ADC的庞大电路结构和全部使用流水线结构子ADC对第一级子ADC的电路精度的苛刻要求。首级4位Flash ADC采用了双相采样保持电路,将输入模拟信号幅度离散化,有效的提高了采样保持的精度。用Cadence的Spectre工具对各个单元电路及整体电路进行了模拟仿真。最后,采用GSMC的0.18μm N阱标准CMOS工艺规范,设计了读出电路各个模块以及整体读出电路的芯片版图。仿真结果表明:①CZT面元像素核辐射探测器模拟读出电路能很好的对其感生电荷积分信号进行预放大以及滤波降噪,并经多级放大后,使得其信号幅度达到后续ADC能处理的范围。②八位流水线型ADC可以达到非线性误差小于1LSB的精度。③整体电路功耗小于2mW,读出电路版图面积为868×681μm~2,方便单片集成和实现核辐射探测设备的便携化。