论文部分内容阅读
JPEG压缩标准是一种有损的帧内压缩标准,通常用于单张静态图像的压缩编码,能提供质量较高的还原图像。另外,JPEG也能用来处理视频数据,在一些对视频数据有逐帧处理需求的场合JPEG压缩标准也被广泛运用。同时,随着物联网技术的兴起,小体积,低功耗成为人们不变的追求,硬件编解码器刚好顺应这一需求。因此,本文基于专用集成电路硬件实现方式,设计实现了一套由高性能JPEG编码器IP核及解码器IP核组成的高性能JPEG编解码系统。对于高性能JPEG编解码系统中编码器IP核的实现,本文提出并设计了一种新颖的基于颜色分量的多流水线架构,解决了常见多流水线架构中DC系数无法在单条流水线中编码的问题;对Huffman编码过程设计了流水级拓展的快速编码方式,解决了在复杂图像的编码过程中Huffman编码周期过长的问题。另外,对于高性能JPEG编解码系统中解码器IP核,首先提出了多流水线并行解码的方案,以便对JPEG解码速度进行实质上的提升。接着,分析了并行解码方案实现的困难所在,提出了编解码器联合设计的方案,即编码器输出解码参数辅助JPEG并行解码。最后,对于单条流水线中DC系数还原的问题,提出了IDCT系数后置还原的方法。在最终的仿真与测试阶段,使用仿真工具Isim验证了编解码的功能正确性,同时基于Xilinx Spartan-6(XC6SLX100)FPGA平台对编解码系统进行了实际电路的性能测试。在148.5MHz的系统时钟频率下,编码器IP核占用FPGA slice资源27%。对1920×1080@60fps的视频源,可以实现61.99帧每秒的稳定编码速率,比特吞吐率为3084Mbit/s。而解码器IP核占用FPGA slice资源37%,解码速度则根据图像不同而有着不同的变化,但都稳定在52.60帧每秒之上,此时比特吞吐率为2617Mbit/s。通过与其他文献中的设计对比,该JPEG编解码系统中的编解码器IP核不仅拥有较强的编解码能力,而且在性能与资源占用方面也保持了较好的平衡。