论文部分内容阅读
非接触式智能卡作为微电子技术和计算机技术完美结合的精灵,广泛应用于社会的各行各业,并逐步成为全球智能卡市场的主流。其涉及到了模拟电路、数字逻辑、计算机组成原理、软件驱动程序开发、通信原理、安全秘钥算法等多方面的技术领域,是一个典型的SoC系统。本论文研究工作围绕微处理器与各外设模块的通信交互展开,重点研究了收发数通信接口单元和存储器组织结构,主要工作内容包括:(1)了解智能卡的应用需求和发展现状,深入研究ISO/IEC 14443 TypeA协议,根据需求和协议要求设计合理的芯片系统架构,集成模拟电路、微处理器、存储器设备、安全算法模块、收发数通信接口单元及其他外设模块,并且这个完整的系统还需要软件方面的Bootloader、COS的参与。(2)解决BES2416V10芯片的收数性能问题,使其能够满足极端情况下的正确收数性能,设计中从系统上考虑整体性能。模拟与数字电路密切配合工作,模拟提供必要信号,数字协助模拟作一定的调节和校正,提出了时钟切换电路、收数模块时钟纠偏等方法。这种从系统考虑性能,数模混合的设计是本文研究的一大重点。针对EEPROM的时序要求,设计以M8051EW这款CPU为核心的存储器管理控制逻辑。(3)设计完成后,经过全面的仿真验证和FPGA验证,芯片在SMIC 0.18μm CMOS Mixed-signal 1P4M工艺下流片。借助MP300TCL2测试工具,借鉴ISO/IEC10373-6协议的测试案例,对芯片进行比较完备的功能测试。测试结果说明,该芯片的功能和性能基本符合ISO/IEC 14443 TypeA规范要求,并且能和不同的读卡器进行简单的应用交易,可初步实现产品化。本研究成果在收发数性能上具有很强的对极端情况的适应性,能够有效地提高智能卡的稳定性。并且本芯片研究与实现的成功实践,不仅具有很强的实用性,而且对SoC架构设计、仿真验证、FPGA验证和智能卡产品测试,均具有很好的参考价值。