现代处理器前端主要从指令高速缓存中提取指令。受查询缓存的等待时间及其它因素的限制,一级指令缓存的容量往往是有限的。因此,前端的取指请求不可避免地会发生缓存未命中的现象,而程序分支指令的跳转行为进一步增大了这种现象发生的概率。发生缓存缺失时,指令缓存会向下级存储发起请求以获取指令数据,同时处理器前端也会停止工作。指令预取技术已被证实能够很好地降低缓存未命中造成的影响,其中通过解耦前端并使用分支预测的结果指导指令预取的执行是一种科学有效的方法。论文的主要工作如下:1.完成了基于伯克利开源芯片BOOM的前端解耦队列的的设计。解耦队列允许在指令缓存阻塞的情况下持续接收前端分支预测器的预测结果,这些结果可以用于指导指令预取的执行。论文完成了解耦队列的存储内容,提取指令和预取指令等控制指针,队列阻塞或刷新等全局控制逻辑以及解耦前端时序的设计,并仿真验证了解耦设计的正确性。2.完成了基于解耦前端的指令预取器的设计。修改了指令缓存的状态机和阻塞控制信号,允许指令缓存在发生请求未命中的时候接收解耦队列中的请求地址,并执行缓存探针过滤工作以筛选预取地址。设计了预取地址队列保存筛选出的预取地址,并在指令缓存正常工作的同时发起预取请求。为了避免预取数据污染指令缓存,设计了流缓冲区存储预取获得的指令数据,处理器每次提取指令时都会同时查找指令缓存和预取流缓冲区。设计了预取流缓冲区与指令缓存之间的Tile Link总线连接,确保了数据传输的正确性。论文仿真统计了SPEC2006等测试程序的执行结果。对比了不同的解耦队列长度对预取器的影响,并确定解耦队列的长度为16。论文设计的预取器提高了BOOM7.3%的运行速度,预取平均准确率为88%。