近年来,随着无线通信系统的市场不断增大,采用CMOS工艺实现射频集成电路(RFIC)成为国内外的研究热点。CMOS工艺相对其他工艺具有低成本,低功耗,易于集成等优点。随着深亚微米CMOS工艺的持续发展,晶体管特征尺寸不断减小,截止频率不断上升,用CMOS工艺实现的射频集成电路性能不断提高。低噪声放大器(LNA)是射频前端中不可缺少的关键电路。通常的低噪声放大器设计要注意低噪声,合适的增益,高线性度,并且能对天线或滤波器进行良好的输入匹配。要获得好的性能,需要高品质因素(Q)的电感。同时,高Q值的电感也有助于抑制带外干扰和噪声。然而,CMOS工艺实现的片上螺旋电感,由于衬底和金属线上的寄生电容和电阻损耗,Q值低,很难达到要求。尽管采用一些额外的工艺,可以提高片上螺旋电感的Q值,但是会增加电路的复杂度和成本。另外一方面,片上螺旋电感的巨大尺寸也是影响芯片面积和成本的重要因素。面对螺旋电感Q值低、面积大、电感值不便调控等缺陷,可采用有源电感来代替螺旋电感。通过合理的设计,由晶体管组成的有源电感,可得到高的Q值,工作频率可以达到晶体管的特征频率。本文对射频前端接收机中的低噪声放大器进行深入的研究,介绍了低噪声放大器的基本原理、常见的低噪声放大器结构以及特点。对目前低噪声放大器中应用最为广泛的源端电感负反馈低噪声放大器,文章作了详细的分析。在此基础上完成了以有源电感为负载的低噪声放大器的设计。