对系统级芯片(system on chip,SOC)进行高效测试是当今集成电路技术发展的迫切要求,而短的芯片测试时间则是高效的一个体现。在基IP核复用技术的SOC芯片中,测试资源的稀缺性限制了IP核并行测试的能力,导致了SOC测试耗时过长的局面。因此,利用有限的测试资源实现测试时间最小化是SOC测试优化的目标。在目前通用的SOC测试框架中,对测试包封,测试访问机制和测试调度进行优化,都能缩短SOC的测试时间。对其三者进行集成优化,能设计出更有效的SOC测试方案。本文以此为切入点,就SOC测试集成优化问题展开研究,提出了一种基于混合遗传算法的SOC测试优化方案。文章首先结合IP核测试的特点,建立了SOC测试问题的数学模型,完成问题解空间到遗传空间的映射,并借助一种有效的启发式递归策略设计遗传算法的适应度函数,力求缩短系统在IP核测试顺序相同时的测试时间。此外,为了解决以往测试方案中存在的资源浪费问题,本文采用了可变宽度的TAM设计,根据调度方案中IP核并行测试的具体情况重新进行测试资源的分配和测试包封的设计,以此提高资源利用率。在以上工作的基础上,文章利用遗传算法产生不同的IP核测试顺序,并通过优胜劣汰的遗传操作来选出最终的SOC测试方案。完成方案的流程设计后,文章以ITC’02标准SOC集中的部分电路为实验对象进行仿真。仿真结果证明,与其他已有方法相比,本文所提出的方法能够设计出高效的SOC测试方案,有效的缩短SOC的测试时间。